

# FUNCIÓN DE TRANSFERENCIA PARA UN RECTIFICADOR CON FACTOR DE POTENCIA UNITARIO, EN CONFIGURACIÓN DE MEDIO PUENTE, CONTROLADO POR DSP

*Abdel Karim Hay Harb\**  
*Gabriel Perilla Galindo\*\**  
*Fredy Orlando Ruiz Palacio\*\*\**  
*Carlos Eduardo Cotrino Badillo\*\*\*\**

**Resumen:** Se encuentra un circuito equivalente para señal pequeña de un rectificador monofásico en configuración de medio puente, con factor de potencia cercano a la unidad. A partir de esa representación se obtiene la ecuación para la corriente de entrada en términos de las variaciones de la tensión de línea y del ciclo de trabajo. Se obtiene la respuesta en frecuencia para un controlador proporcional más integral, tanto para el caso continuo como para el discreto. Los valores de distorsión armónica total y de factor de potencia obtenidos de la simulación del caso discreto se comparan con los resultados de su implementación utilizando un DSP.

**Palabras clave:** rectificador, factor de potencia unitario, medio puente, DSP, función de transferencia, circuito equivalente.

**Abstract:** A small signal equivalent circuit for a single phase rectifier in half bridge configuration, with power factor close to one is developed. From this representation an equation for the input current is presented in terms of the line voltage and the duty cycle. The frequency response is obtained for both a continuous and a discrete controller of the proportional plus integral type. The values of the total harmonic distortion and the power factor obtained from the simulation of the discrete case are compared with the implementation of a circuit based on a DSP.

**Key words:** rectifier, power factor, unity power factor, half bridge, DSP, Transfer function, equivalent circuit.

---

\* *Ingeniero Electrónico, Pontificia Universidad Javeriana. Profesor Asociado, Departamento de Electrónica, Pontificia Universidad Javeriana. Correo electrónico: karim.hay@javeriana.edu.co.*

\*\* *Ingeniero Electrónico, Pontificia Universidad Javeriana. Profesor Asistente, Departamento de Electrónica, Pontificia Universidad Javeriana. Correo electrónico: gabriel.perilla@javeriana.edu.co.*

\*\*\* *Ingeniero Electrónico, Pontificia Universidad Javeriana. Profesor Instructor, Departamento de Electrónica, Pontificia Universidad Javeriana. Correo electrónico: ruizf@javeriana.edu.co.*

\*\*\*\* *Ingeniero Electrónico, Pontificia Universidad Javeriana. Ms.C, EE, State University of New York at Stony Brook. Profesor Asociado, Departamento de Electrónica, Pontificia Universidad Javeriana. Correo electrónico: ccotrino@javeriana.edu.co.*

## INTRODUCCIÓN

Los rectificadores con factor de potencia unitario –factor de potencia cercano a la unidad- se han convertido en una necesidad, dadas las condiciones impuestas al consumo de energía eléctrica por parte de las compañías suministradoras y los entes reguladores, para evitar la polución en las redes de distribución y mejorar su desempeño. El control de estos rectificadores se ha realizado tradicionalmente de forma analógica, por medio de circuitos integrados de dedicación exclusiva -ASIC por sus siglas en inglés-. El desarrollo reciente en el área de los procesadores digitales de señales, conocidos universalmente como DSP, por sus siglas en inglés, con convertidores analógico-digital y manejadores de modulación por ancho de pulso (PWM, por sus siglas en inglés) y su reducción de costo y aumento de desempeño, inducen a la realización de su control, por medio de DSP. Bhim Singh *et al.* [2003] presentan un buen compendio de configuraciones de rectificadores de este tipo.

Cuando se requiere el manejo de altas potencias a partir de redes monofásicas y con la característica de poder regresar energía a la línea, como ocurre en los ferrocarriles alimentados por CA monofásica [Stihi, Ooi, 1988], donde la energía cinética debe ser regresada a la catenaria, o cuando la carga que se maneja requiere de conexión al neutro, como en el caso de algunas UPS, la configuración en medio puente presenta ventajas, por ser bidireccional, dar continuidad al neutro y colocar un solo elemento activo en serie con la corriente, lo que mejora la eficiencia.

En la literatura se dispone de una buena cantidad de análisis de diversos esquemas de control en sus implementaciones analógicas [Stihi, Ooi, 1988], [Zheren, Smedley, 1998], [Eissa *et al.*, 1996], [Sriram, Sabyasachi, Patra, 2003], [Silva, Borojevic, 1995], [Srinivasan, Oruganti, 1998]. Se recurre allí a varias técnicas para análisis de su estabilidad y para la predicción de su comportamiento, entre ellas a la de promediación y linealización de las ecuaciones y variables de estado [Sriram, Sabyasachi, Patra, 2003], [Silva, Borojevic, 1995] haciendo uso del estado cuasi-estático, [Zheren, Smedley, 1998], [Srinivasan, Oruganti, 1998].

En el presente artículo, los esfuerzos están encaminados a obtener la función de transferencia para la corriente de línea, de un rectificador con factor de potencia unitario, en configuración de medio puente y controlado por un DSP a través de sus unidades de PWM y de conversión analógico-digital internas. Con este fin el presente artículo se ha organizado como se describe a continuación: en el primer aparte se plantea el circuito objeto del análisis y se obtienen las ecuaciones de estados para señal grande, las cuales se linealizan para obtener las correspondientes a señal pequeña. Se presentan igualmente los circuitos equivalentes correspondientes. En el segundo aparte se desarrolla de una forma compacta el circuito equivalente para señal pequeña, sus diagramas de Bode para la malla de corriente y su función de transferencia. Se propone un compensador proporcional-integral (PI) y se exponen los criterios de diseño para este compensador. Se desarrollan las funciones de transferencia en malla abierta y cerrada y se obtienen sus respuestas en frecuencia.

Adicionalmente se realizan los análisis en tiempo continuo. A partir de los hallazgos anteriores, en el tercer aparte se efectúa el desarrollo para tiempo discreto y se comparan los resultados con los obtenidos para el caso de tiempo continuo. En el cuarto aparte se muestran algunos resultados de la simulación y de las mediciones realizadas sobre una implementación del circuito. Finalmente, en el quinto aparte se exponen brevemente las conclusiones y posibles trabajos futuros.

### 1. ECUACIONES DE LAS VARIABLES DE ESTADO Y CIRCUITO EQUIVALENTE

El circuito objeto del análisis se puede observar en la Figura 1. Para obtener un modelo dinámico del circuito se utiliza la promediación de las señales durante un periodo de conmutación [Erickson, Maksimovic, 2000], [Krein, 1998], [Krein *et al.*, 1990], [Snader *et al.*, 1991].

En el circuito mostrado en la Figura 1, los interruptores S1 y S2 no pueden estar cerrados simultáneamente, a fin de evitar un corto circuito entre los condensadores C1 y C2 y tampoco pueden estar abiertos simultáneamente, para no interrumpir el flujo de corriente de la inductancia L. Por tanto, si se denomina  $h_1$  a la función de conmutación de S1 y  $h_2$  a la función de conmutación de S2 (la función de conmutación tiene un valor de uno para el interruptor cerrado, y un valor de cero para el interruptor abierto) se tiene que:

$$h_1 + h_2 \leq 1 \tag{1}$$

desde el punto de vista de los condensadores, y

$$h_1 + h_2 \geq 1 \tag{2}$$


desde el punto de vista de la inductancia.

De (1) y (2) se concluye:

$$h_1 + h_2 = 1 \tag{3}$$

De manera que si el ciclo de trabajo de S1 es  $h$ , el de S2 es  $(1-h)$ .

Figura 1. Circuito objeto de análisis.



Fuente: los autores.

Si se denomina  $\langle x \rangle$  al promedio móvil de  $x$  durante un periodo de conmutación,<sup>1</sup> se pueden plantear las siguientes relaciones fundamentales [Erickson, Maksimovic, 2000], [Krein, 1998]:

$$\langle i_p \rangle = h \langle i \rangle \tag{4}$$

$$\langle i_n \rangle = (1-h) \langle i \rangle \tag{5}$$

$$\langle v_g \rangle = h \langle v_1 \rangle - (1-h) \langle v_2 \rangle \tag{6}$$

$$L \frac{d \langle i \rangle}{dt} = \langle v_s \rangle - [h \langle v_1 \rangle - (1-h) \langle v_2 \rangle] \tag{7}$$


$$C \frac{d \langle v_1 \rangle}{dt} = h \langle i \rangle - \frac{1}{R} \langle v_1 \rangle \tag{8}$$

$$C \frac{d \langle v_2 \rangle}{dt} = -(1-h) \langle i \rangle - \frac{1}{R} \langle v_2 \rangle \tag{9}$$

Donde se ha considerado que  $C1 = C2 = C$  y que  $R1 = R2 = R$ .

Las relaciones (7), (8) y (9) describen al circuito de la Figura 2. Allí los transformadores ideales son capaces de transformar tanto corriente directa como corriente alterna.

Figura 2. Circuito transformado.



Fuente: presentación de los autores.

En este circuito ha desaparecido la discontinuidad impuesta por los interruptores, y si la frecuencia de conmutación es lo suficientemente alta para que las variables de estado  $i$ ,  $v_1$  y  $v_2$  no tengan variaciones apreciables durante un periodo de conmutación, entonces estarán adecuadamente descritas por sus promedios  $\langle i \rangle$ ,  $\langle v_1 \rangle$  y  $\langle v_2 \rangle$ .

La variación continua de  $h$  en el tiempo se hace evidente si se considera en el circuito de la Figura 2 que la tensión sobre los condensadores es constante e igual a  $V$ :

$$v_1 = v_2 = V \tag{10}$$

---

<sup>1</sup>  $\langle x \rangle = \frac{1}{T_s} \int_{t-T_s}^t x d\tau$ ,  $T_s =$  Periodo de conmutación.

Entonces:

$$\langle v_g \rangle = Vh - V(1-h) = V(2h-1) \quad (11)$$

Y para que  $i$  tenga la misma forma de onda y la misma fase que  $v_s$ , siendo ésta una señal sinusoidal, se tiene que:

$$\langle i \rangle = I_M \text{Seno}(\omega t) \quad (12)$$

Y por tanto:

$$L \frac{d\langle i \rangle}{dt} = \langle v_s \rangle - \langle v_g \rangle = \langle v_s \rangle - V(2h-1) \quad (13)$$

Esto quiere decir que aunque en el circuito de la Figura 2 y en las ecuaciones (7) a (9) se ha eliminado la discontinuidad, el circuito sigue siendo no lineal. Se requiere, por tanto, linealizarlo, para lo cual se recurrirá al método de excitar las variables (señales) y obtener las ecuaciones y el correspondiente circuito equivalente para señal pequeña.

Al reemplazar la expresión

$$\langle v_s \rangle = V_s + \hat{v}_s, \langle i \rangle = I + \hat{i}, \langle v_1 \rangle = V_1 + \hat{v}_1, \langle v_2 \rangle = V_2 + \hat{v}_2, h = H + \hat{h} \quad (14)$$

en las ecuaciones (7) a (9), donde las variables en mayúsculas representan el punto de operación en un instante dado y las variables con "careda" ( $\hat{x}$ ) representan una pequeña variación alrededor de él, si se considera que el producto de dos de estas pequeñas variaciones se puede despreciar, sin alterar apreciablemente el resultado, se obtiene el conjunto de ecuaciones (15):

$$\begin{aligned} L \frac{d(I + \hat{i})}{dt} &= (V_s + \hat{v}_s) - [(H + \hat{h})(V_1 + \hat{v}_1) - (1 - H - \hat{h})(V_2 + \hat{v}_2)] \\ C \frac{d(V_1 + \hat{v}_1)}{dt} &= (H + \hat{h})(I + \hat{i}) - \frac{1}{R}(V_1 + \hat{v}_1) \\ C \frac{d(V_2 + \hat{v}_2)}{dt} &= -(1 - H - \hat{h})(I + \hat{i}) - \frac{1}{R}(V_2 + \hat{v}_2) \end{aligned} \quad (15)$$

En el punto de operación se cumple el conjunto de ecuaciones (16):

$$\begin{aligned} L \frac{dI}{dt} &= V_s - HV_1 + (1-H)V_2 \\ C \frac{dV_1}{dt} &= HI - \frac{1}{R}V_1 \\ C \frac{dV_2}{dt} &= -(1-H)I - \frac{1}{R}V_2 \end{aligned} \quad (16)$$

Y por lo ya expuesto, el conjunto de ecuaciones (17) se considera como cierto:

$$\hat{h}i = 0, \quad \hat{h}\hat{v}_1 = 0, \quad \hat{h}\hat{v}_2 = 0 \quad (17)$$

Al combinar (15), (16) y (17) se obtienen las ecuaciones (18), (19) y (20):

$$L \frac{d\hat{i}}{dt} = \hat{v}_s - [H\hat{v}_1 - (1-H)\hat{v}_2] - (V_1 + V_2)\hat{h} \quad (18)$$


$$C \frac{d\hat{v}_1}{dt} = H\hat{i} - \frac{1}{R}\hat{v}_1 + I\hat{h} \quad (19)$$

$$C \frac{d\hat{v}_2}{dt} = -(1-H)\hat{i} - \frac{1}{R}\hat{v}_2 + I\hat{h} \quad (20)$$

Este último conjunto de ecuaciones es lineal e invariante en el tiempo, si se considera que  $L$ ,  $V_1$ ,  $V_2$  y  $H$  son constantes. Esta consideración exige que el circuito sea suficientemente rápido como para que alcance su estado final, sin que estas variables se hayan modificado apreciablemente; dicho de otra forma, análisis en estado cuasi-estático.

Las ecuaciones (18) a (20) describen un circuito como el de la Figura 3 a continuación.

Figura 3. Circuito en estado cuasi-estático.




Fuente: los autores.

Es de anotar que aquí las variables  $\hat{v}_s$ ,  $\hat{i}$ ,  $\hat{v}_1$  y  $\hat{v}_2$  son las pequeñas variaciones alrededor del punto  $V_s$ ,  $I$ ,  $V_1$  y  $V_2$ .

## 2. SIMPLIFICACIÓN DEL CIRCUITO, FUNCIÓN DE TRANSFERENCIA Y DIAGRAMA DE BODE

Para obtener la función de transferencia del rectificador, se simplificará el circuito de la Figura 3. Para tal fin se reflejarán las fuentes de corriente y las impedancias formadas por los condensadores y las resistencias al primario de los transformadores. El resultado se muestra en la Figura 4.

Figura 4. Circuito en estado cuasi-estático simplificado.



Fuente: presentación de los autores.

Donde:

$$Z_0 = \frac{R}{RCS + 1} = R // (1/CS) \quad (21)$$

Del circuito de la Figura 4 se obtiene:

$$\hat{i} = \frac{\hat{v}_s - [(V_1 + V_2) + (2H - 1)IZ_0] \hat{h}}{LS + Z_1} \quad (22)$$

Es conveniente cancelar la influencia de  $\hat{v}_s$  en  $\hat{i}$ , debido a que sus variaciones súbitas producen variaciones igualmente súbitas en  $\hat{i}$ . Para lograrlo,  $\hat{h}$  incluirá dos componentes: una,  $\hat{h}_s$ , que cancele a  $\hat{v}_s$  en (22) y la otra,  $\hat{h}_r$ , que produzca la acción de control sobre  $\hat{i}$ . En tales condiciones:

$$\hat{i} = \frac{\hat{v}_s - [(V_1 + V_2) + (2H - 1)IZ_0] \hat{h}_s}{LS + Z_1} - \frac{[(V_1 + V_2) + (2H - 1)IZ_0] \hat{h}_r}{LS + Z_1} \quad (23)$$

Con el fin de cancelar la influencia de  $\hat{v}_s$  se debe cumplir:

$$\frac{\hat{v}_s - [(V_1 + V_2) + (2H - 1)IZ_0] \hat{h}_s}{LS + Z_1} = 0 \quad (24)$$


Y por tanto:

$$\hat{i} = - \frac{[(V_1 + V_2) + (2H - 1)IZ_0] \hat{h}_r}{LS + Z_1} \quad (25)$$

El diagrama en bloques del circuito completo, incluyendo el controlador y la señal de referencia  $\hat{v}_r$  se puede ver en la Figura 5. Como este circuito es lineal, es posible analizar independientemente los controladores A y F, descomponiendo la señal de control  $h$  así:

$$\hat{h} = \hat{h}_s + \hat{h}_r \quad (26)$$

Figura 5. Diagrama de bloques del circuito completo.



Fuente: presentación de los autores.

Los controladores A y F, al igual que el Modulador de Ancho de Pulso (PWM, por sus iniciales en inglés) se implementan por completo en el DSP. Se puede observar que el PWM se ha reemplazado por su ganancia equivalente  $1/V_t$ , donde  $V_t$  es la amplitud pico a pico de la onda triángulo portadora [Erickson, Maksimovic, 2000], [Krein, 1998].

De (24) se obtiene:

$$\hat{v}_s = [(V_1 + V_2) + (2H - 1)IZ_0] \hat{h}_s \quad (27)$$

Y de la Figura 5:

$$\hat{h}_s = \hat{v}_s \frac{F}{V_t} \quad (28)$$

Al combinar (21), (27) y (28) se obtiene:

$$\left[ (V_1 + V_2) + (2H - 1) \frac{IR}{RCS + 1} \right] \frac{F}{V_t} = 1 \quad (29)$$

Puesto que  $R$ , la carga, en general es variable, se hace necesario eliminar (o al menos minimizar) su influencia. Esto se logra si:

$$RCS \gg 1 \quad (30)$$

La relación (30) debe cumplirse para el valor mínimo de  $R$  (carga máxima) y para el mínimo valor de interés de la frecuencia (normalmente la fundamental de la tensión de alimentación CA) y (29) se convierte en:

$$\left[ (V_1 + V_2) + (2H - 1) \frac{I}{CS} \right] \frac{F}{V_t} \approx 1 \quad (31)$$

Teniendo en cuenta que  $I$  normalmente está limitada por algún medio, y que  $-1 \leq (2H - 1) \leq 1$ , para las frecuencias de interés ( $f \geq 60\text{Hz}$ ) no es difícil deducir que se cumple:



$$(V_1 + V_2) \gg \left| \frac{(2H - 1)I}{CS} \right| \quad (32)$$

Con lo cual:

$$F \approx \frac{V_t}{(V_1 + V_2)} \quad (33)$$

Si se cumple (33), entonces:

$$\hat{i} \approx 0 * \hat{v}_s - \frac{[(V_1 + V_2) + (2H - 1)IZ_0]}{LS + Z_1} \hat{h}_r \quad (34)$$

Al definir

$$X = (2H^2 - 2H + 1) \quad (35)$$

Y despreciando de aquí en adelante la influencia de  $\hat{v}_s$  en (34) se tiene:

$$\hat{i} = - \frac{[(V_1 + V_2) + (2H - 1)IZ_0]}{LS + XZ_0} \hat{h}_r \quad (36)$$

$$\hat{h}_r = (\hat{i}R_s - \hat{v}_r) \frac{A}{V_t} \quad (37)$$

Y si combinan (36) y (37):

$$\hat{i} = \frac{\hat{v}_r}{R_s} \frac{[(V_1 + V_2) + (2H - 1)IZ_0] \frac{AR_s}{V_t}}{1 + \frac{LS + XZ_0}{[(V_1 + V_2) + (2H - 1)IZ_0] \frac{AR_s}{V_t}}} \quad (38)$$

Esta es la función de transferencia para malla cerrada, y por tanto la función de transferencia en malla abierta será:

$$G_{\hat{i}, \hat{v}_r}(s) = \frac{[(V_1 + V_2) + (2H - 1)IZ_0]}{LS + XZ_0} \frac{1}{V_t} \quad (39)$$

En (39) varían  $H$ ,  $X$ ,  $I$  y  $Z_0$ . Mientras que  $V_1$  y  $V_2$  se pueden considerar constantes por ser la tensión regulada de salida CD. Puesto que:

$$0 \leq H \leq 1 \quad (40)$$

$$0.5 \leq X \leq 1 \quad (41)$$

Después de reemplazar  $Z_0$  por su equivalente dado por (21), (39) se puede reescribir como en (42), con el fin de comparar su denominador con la forma estándar descrita en (43):

$$G_{i,v_r}(S) = \frac{(V_1 + V_2)C}{V_t X} \frac{S + \frac{1}{RC} \left[ 1 + (2H - 1) \frac{IR}{(V_1 + V_2)} \right]}{\frac{LC}{X} S^2 + \frac{L}{XR} S + 1} \quad (42)$$

$$f_d(S) = \frac{1}{\frac{S^2}{\omega_n^2} + \frac{S}{Q\omega_n} + 1} \quad (43)$$

De (42) y (43) se concluye:


$$\omega_n = \sqrt{\frac{X}{LC}} \quad (44)$$

$$Q = R \sqrt{\frac{XC}{L}} \quad (45)$$

En la Figura 6 se puede observar el diagrama de Bode de  $G_{i,v_r}(S)$ . En esta respuesta en frecuencia, como en las otras de este artículo, se han desplegado gráficas para:  $H[0,5,5,1]$ ,  $R = [52.5, 125, 250, 12500]$ ,  $I = [2]$ ,  $V_1 = V_2 = [23]$ ,  $L = [0.01]$ ,  $V_t = [3.3]$ ,  $C = [0.0047]$  y  $R_s = [0.8]$ . Como el cero de esta función puede estar en el semiplano derecho del plano complejo, lo que puede inestabilizar el sistema, y debido al alto Q, la fase cae abruptamente en los alrededores de  $\omega_n$ . Esto se describe en la ecuación

$$f_n(S) = S + \frac{1}{RC} \left[ 1 + (2H - 1) \frac{IR}{(V_1 + V_2)} \right] \quad (46)$$

Figura 6. Diagrama de Bode de la función de transferencia de malla abierta.



Fuente: presentación de los autores.

Es apreciable en la respuesta en frecuencia de  $G_{i,v_r}(S)$  que se cuenta con poca ganancia y con una fase que está acotada entre  $+180^\circ$  (condición inestable) y  $0^\circ$  para las frecuencias bajas.

Se hace necesario adicionar un integrador en el compensador que aporte ganancia para las frecuencias bajas y acote la fase entre  $90^\circ$  y  $-90^\circ$ . Con el fin de no alterar el margen de fase en  $\omega_n$  es necesario incluir además un cero antes de esa frecuencia, por tanto se implementa un compensador Proporcional-Integral (PI). En la Figura 7 se puede observar el efecto que tiene este tipo de compensador en la ganancia de malla abierta  $G_{oa}$ . La frecuencia del cero se ha escogido como  $\omega_0 = 1/(10\sqrt{LC})$ , con el fin de no afectar apreciablemente la fase en las frecuencias altas y  $K_i = 5\omega_0$ . El compensador PI está descrito por:

$$A_a = K_p + \frac{K_i}{S} \quad (47)$$

Donde, si se define:

$$\omega_0 = \frac{K_p}{K_i} \quad (48)$$


Puede ser expresada como en (49):

$$A_a = K_p \frac{S + \omega_0}{S} \quad (49)$$

Y, entonces, la ganancia para malla abierta estará definida por (50):


$$G_{oa} = R_s A_a G_i(S) \quad (50)$$

Figura 7. Diagrama de Bode de función de transferencia de malla abierta con compensador.



Fuente: presentación de los autores.

Figura 8. Diagrama de Bode de función de transferencia de malla cerrada.



Fuente: presentación de los autores.


En la Figura 7 se hace evidente que para la implementación analógica, el margen de fase de que se dispone es de  $90^\circ$ , o muy cercano a él, y por tanto la ganancia podrá ser incrementada para aumentar el ancho de banda, hasta donde lo permitan los efectos parásitos (por ejemplo, ruido de conmutación). La Figura 8 muestra la respuesta para malla cerrada descrita por (38). Para estas respuestas de frecuencia, y las subsiguientes, se ha tomado como variable de entrada  $\hat{v}_r/R_s$  (valor deseado de corriente de línea).

Si la ganancia de malla  $G_{0a}$  es suficientemente grande, entonces la ganancia en malla cerrada será aproximadamente igual a uno y de (38) se tiene que  $\hat{i} \approx \hat{v}_r/R_s$ , por tanto si  $\hat{v}_r$  es una muestra de la tensión de línea,  $\hat{i}$  será proporcional a ella y coincidirán en fase y en forma de onda y el factor de potencia se aproximará a la unidad. La Figura 8 muestra una ganancia en malla cerrada próxima a uno (0 dB) en un rango amplio de frecuencias.

### 3. ANÁLISIS DE LA IMPLEMENTACIÓN EN TIEMPO DISCRETO

Cuando la implementación se realiza en tiempo discreto, como en un DSP, surgen dos diferencias importantes con respecto al caso analógico, como se puede ver en la Figura 9. La primera tiene que ver con el PWM: una vez cargado el registro de comparación, su valor se mantiene hasta el próximo ciclo, esto involucra un retenedor de orden cero (ZOH, por sus siglas en inglés). La segunda, con el tiempo de cálculo del compensador y que conlleva el retardo de un periodo de muestreo ( $z^{-1}$  para ser transformada  $z$ ).

Figura 9. Diagrama de bloques de implementación en tiempo discreto.



Fuente: presentación de los autores.

El bloque proporcional-Integral, PI, de la Figura 9 puede ser expresado como:

$$PI = K_p + K_i \frac{Tz}{z-1} \quad (51)$$

Donde  $T(50\mu s)$  es el periodo de muestreo. Si se hace uso de (48) esta expresión puede escribirse como:

$$PI = K_p (1 + \omega_0 T) \frac{z - \frac{1}{1 + \omega_0 T}}{z - 1} \quad (52)$$

Que junto con el retardo,  $1/z$ , de la misma Figura 9, componen el compensador  $A_d$ :

$$A_d = K_p (1 + \omega_0 T) \frac{z - \frac{1}{1 + \omega_0 T}}{z(z-1)} \quad (53)$$

Por otra parte, el retenedor de orden cero, ZOH, junto con  $1/V_t$  deben ser incluidos en la transformación de la función  $G(\hat{v}_r)$  (ver ecuación (42)), del entorno continuo,  $S$ , al entorno discreto,  $z$ . Por la existencia allí de ZOH, la transformación se realiza por el método del retenedor de orden cero.

Si se define

$$K = \frac{(V_1 + V_2)C}{V_t X}, \quad \omega_c = \frac{1}{RC} \left[ 1 + (2H - 1) \frac{IR}{V_1 + V_2} \right],$$

$$a = \frac{\omega_n}{2Q}, \quad b = \omega_n \sqrt{1 - 1/(2Q)^2}, \quad (54)$$


$$p = e^{-aT} \cos(bT), \quad y = e^{-aT} \left( \frac{\omega_n^2}{\omega_c} - a \right) \frac{\text{sen}(bT)}{b}$$

Se obtiene la función de transferencia  $G_{i,v_r}(z)$ , para tiempo discreto:

$$G_{i,v_r}(z) = K\omega_c(1+y-p) \frac{z - \frac{p+y-e^{-2aT}}{1+y-p}}{z^2 - 2pz + e^{-2aT}} \quad (55)$$

El diagrama de Bode correspondiente a (55), se puede ver en la figura 10.

Figura 10. Diagrama de Bode de implementación en tiempo discreto.




Fuente: presentación de los autores.

Allí se puede observar el fuerte retardo de fase que introduce el retenedor de orden cero (ZOH) en el rango alto de frecuencias (hasta  $180^\circ$  en la mitad de la frecuencia de muestreo:  $1/(2T) = 10kHz$ ). La ganancia en malla abierta será:

$$G_{od} = R_s A_d G_{i,v_r}(z) \quad (56)$$

Si se adiciona el compensador (53), el diagrama de Bode de la función de malla abierta (56) se puede apreciar en la Figura 11.

Figura 11. Diagrama de Bode de la función de malla abierta en tiempo discreto.




Fuente: presentación de los autores.

Se puede observar ahora en la Figura 11 que el retardo de fase se ha incrementado hasta 360°, debido al retardo adicional de un ciclo de muestreo para el cálculo de  $A_d$ . El efecto de este fuerte retardo de fase será limitar la ganancia que puede aceptar el circuito, antes de volverse inestable, lo que puede imponer una seria limitante a su desempeño en algunos casos. La ganancia en malla cerrada está dada por (57) y su respuesta de frecuencia se puede observar en la Figura 12.

$$\hat{i} = \frac{\hat{v}_r}{R_s} \frac{G_{od}}{1 + G_{od}} \quad (57)$$

Figura 12. Diagrama de Bode de función de transferencia de circuito de malla cerrada.



Fuente: presentación de los autores.


Al comparar las Figuras 8 y 12 se puede observar que la magnitud no se afecta tanto como la fase, debido a los retardos inherentes al proceso digital. La respuesta de frecuencia de la Figura 12 induce a pensar que se puede lograr un circuito estable para cualquier combinación de las variables, si se utiliza un compensador Proporcional-Integral, tanto en su implementación analógica, como en la digital.

#### 4. SIMULACIÓN Y MEDICIONES

Como parte de este análisis se simuló el circuito de la Figura 1 y se obtuvieron resultados que concuerdan con lo establecido anteriormente. Al incrementar la ganancia se obtuvo una oscilación de alta frecuencia que se superponía a la corriente de 60 Hz. Sin embargo, la ganancia,  $K_p$ , (52), (53), en las simulaciones pudo aumentarse hasta 10, antes de que aparecieran las oscilaciones de alta frecuencia. En las mediciones sobre el circuito construido, el límite de ganancia estuvo 3 dB por debajo de ese nivel. Una posible causa para esto es la autoinducción de ruido producida por la conmutación, que podría excitar las oscilaciones, cuando se dispone de poco margen de estabilidad.

Los resultados de la simulación se pueden ver en las Figuras 13 a 17. En la Figura 13 se aprecia la comparación de la corriente de línea con la tensión de referencia, con la que casi coincide y con una muestra de la tensión de línea, intencionalmente un poco más grande para mejor comparación. La coincidencia en fase de las señales (coincidencia en el cruce por cero) que se puede ver en la Figura 13 es la característica que tiene más peso en el factor de potencia.

Figura 13. Resultados de la simulación. Comparación de la corriente de línea con la tensión de referencia.




*Fuente:* presentación de los autores.




Los resultados arrojados por la simulación, respecto a distorsión armónica y al factor de potencia, se pueden ver en las figuras 14 (potencia) y 15 (distorsión armónica). La distorsión armónica total menor que el 3% y el valor porcentual pequeño de la potencia reactiva permiten predecir el cumplimiento, con márgenes amplios, de la norma actualmente vigente [IEEE-519, 1992].

Figura 14. Resultados de la simulación. Comportamiento de la potencia.



Fuente: presentación de los autores.

Figura 15. Resultados de la simulación. Comportamiento de la distorsión armónica.




Fuente: presentación de los autores.

Los estados transitorios iniciales de las Figuras 14 y 15, incluyen el de las señales y el de los medidores incluidos en la simulación, que requieren de algún tiempo para producir una información creíble.


En las Figuras 16 y 17 se pueden ver las mediciones efectuadas sobre el circuito implementado con DSP. Estas mediciones confirman lo dicho por el análisis y por la simulación: forma de onda de la corriente similar a la de la tensión y factor de potencia muy cercano a la unidad (Figura 16) y baja distorsión introducida por el rectificador (distorsión total de la corriente casi igual a la de la tensión, Figura 17).

Figura 16. Resultados de potencia en el circuito implementado con DSP.



Fuente: presentación de los autores.

Figura 17. Resultados de medición de corriente en el circuito implementado con DSP.



Fuente: los autores.

En la implementación del compensador –controlador– del circuito se utilizó la tarjeta de desarrollo EZDSP TMS320F2407A de Texas Instruments y fue codificado en lenguaje ANSI C. Para la adaptación de las tensiones del rectificador a los niveles requeridos por la unidad de conversión analógico-digital del DSP se utilizaron amplificadores diferenciales implementados por medio de amplificadores operacionales OPA2350 PA, que permiten excursión de las señales, tanto de entrada como de salida, prácticamente hasta los niveles de sus fuentes de ali-

mentación; así, se puede utilizar para ellos únicamente la fuente de alimentación del DSP (3,3 V) y no se requieren protecciones para las entradas del DSP. Para la medición de la corriente de línea se empleó el circuito integrado AHP7800, basado en tecnología Sigma-Delta, el cual dispone de acoplamiento óptico entre su entrada y su salida. Las señales de control se acoplan a los MOSFETS IRF2807 por medio de los manejadores de compuerta A3120.

## 5. CONCLUSIONES Y POSIBLES TRABAJOS FUTUROS

Es posible realizar un rectificador con factor de potencia cercano a la unidad y con bajo contenido armónico, en configuración de medio puente, controlado por un DSP, que posea características acordes con las normas vigentes al respecto. Sin embargo, la aparición de retardos de fase adicionales con respecto a su implementación análoga, limita la ganancia de malla que se puede usar y produce desfases en el intervalo alto de frecuencias. Para la implementación de baja potencia que se realizó en este trabajo, los inconvenientes que se derivan de esas limitaciones no son grandes, debido a que se pueden usar frecuencias de conmutación relativamente altas (20 kHz para este caso), pero en implementaciones de alta potencia, donde se haga necesario reducir la frecuencia de conmutación, con el fin de disminuir las pérdidas que ella produce, podría limitarse severamente la ganancia máxima disponible, con lo cual se desmejorarían sus características tanto de contenido armónico como de factor de potencia.

Como alternativa de implementación se podría realizar la conversión analógica a digital en un punto en el tiempo, más cercano a la carga de los registros de comparación de los PWM. Esta técnica reduciría el retardo de cálculo y podría disminuir notoriamente el retardo de fase introducido, permitiendo mayor ganancia en el circuito. Para ello se requiere mayor velocidad de cómputo en el DSP, pero ella aumenta cada día, haciendo más viable la alternativa digital.

## AGRADECIMIENTOS

Los autores agradecen a la Vicerrectoría Académica de la Pontificia Universidad Javeriana la financiación del proyecto de investigación del cual se deriva el presente artículo.

## REFERENCIAS

- Eissa, M. O. *et al.* Fast Controller for a Unity-Power-Factor PWM Rectifier. En: *IEEE Transactions on Power Electronics*, 1996, 1-6.
- Erickson, R.W., Maksimovic, D. *Fundamentals of Power Electronics*. Second Edition, Norwell: Kluwer Academic, 2000.
- Hiti, S. *Modeling and Control of Three-Phase PWM Converters*. Tesis de Doctorado. VPEC -Virginia Power Electronics Center-, Virginia Polytechnic Institute and State University, 1995.

- Hiti, S., Borojevic, D. Robust Nonlinear Control for Boost Converter. En: *IEEE Transactions on Power Electronics*, 1995, 651-658.
- IEEE. IEEE-519. *Guide for Harmonic Control and Reactive Compensation of Static Power Converters*. IEEE, 1992.
- Krein, P.T. *Elements of Power Electronics*. New York: Oxford University Press, 1998.
- Krein, P.T. *et al.* On the Use of Averaging for the Analysis of Power Electronic Systems. En: *IEEE Transactions on Power Electronics*, 1990, 182-190.
- Sanders, S.R. *et al.* Generalized Averaging Method for Power Conversion Circuits. En: *IEEE Transactions on Power Electronics*, 1991, 251-259.
- Singh, B. *et al.*, A Review of Single-Phase Improved Power Quality AC-DC Converters. En: *IEEE Transactions on Industrial Electronics*, 2003, 962-981.
- Srinivasan, R., Oruganti, R. A Unity Power Factor Converter Using Half-Bridge Boost Topology. En: *IEEE Transactions on Power Electronics*, 1998, 487-500.
- Sriram, V. B., Sabyasachi, S., Patra, A. Indirect Current Control of a Single-Phase Voltage-Sourced Boost-Type Bridge Converter Operated in the Rectifier Mode. En: *IEEE Transactions on Power Electronics*, 2003, 1130-1137.
- Stihi, O., Ooi, B.-T. A Single-Phase Controlled-Current PWM Rectifier. En: *IEEE Transactions on Power Electronics*, 1988, 453-459.
- Zheren, L., Smedley, K. M. A Family of Continuous-Conduction-Mode Power-Factor-Correction Controllers Based on the General Pulse-Width Modulator. En: *IEEE Transactions on Power Electronics*, 1998, 501-510.