Archivos suplementarios
Palabras clave
reconfigurable
VHDL
FPGA
radio cognitivo
Cómo citar
Resumen
Este artículo presenta la configuración paramétrica de un codificador Reed Solomon, mediante lenguaje descriptorde hardware VHDL, orientado aaplicaciones de radio cognitivo, sobre dispositivos FPGA, los cuales soportan la reconfiguración del hardware. A través de un módulo de selección de parámetros diseñado en VHDL y una arquitectura modular, con concatenación de etapas y señales habilitadoras, se permite configurar en el hardware el número de símbolos de información en losRS (255,k), pues son codificadores ampliamente manejados en diversos protocolos de comunicación. En el diseño del codificador, se estableció un modelo basado en la arquitectura de sus componentes; se realizaron las simulaciones y la estimación del consumo de recursos, ofrecidos por la herramienta ISE 11 de Xilinx, y se estudiaron los esquemáticos resultantes, con lo cual se validó el desempeño y profundidad lógica del circuito desarrollado. Así se obtuvo un diseño reconfigurable basado en un modelo de habilitación de etapas, lo que ofrece una alta eficiencia en cuanto a recursos de síntesis.
ALAUS, L.; NOGUET, D. y PALICOT, J. A reconfigurable LFSR for tri-standard SDR transceiver, architecture and complexity analysis. Proceedings of 11th EUROMICRO Conference on Digital System Design Architectures, Methods and Tools. 2008, pp. 61-67.
AL GHOUWAYEL, A.; LOUET, Y. y PALICOT, J. A reconfigurable architecture for the FFT operator in a software radio context. IEEE International Symposium on Circuits and Systems, 2006.
ALTERA. RS Encoder. 2011 [documento en línea]. <http://www.altera.com/literature/an/an642.pdf> [consultado: 09-05-11].
ASTARLOA, A. Reconfiguración dinámica de sistemas modulares multi-procesador en dispositivos SoPC. s. l.: Universidad del País Vasco, 2005.
ATIENO, L.; ALLEN, J.; GOECKEL, D. y TESSIER, R. An adaptive Reed-Solomon errorsand-erasures decoder [documento en línea]. Proceedings ACM/SIGDA 14th International symposium on Field programmable gate arrays. 2006, pp. 150-158. <http://dl.acm.org/citation.cfm?id=1117224>.
BLUST M., S. Software defined radio enabling technologie. New York: Wiley, 2002.
CENDITEL. Proyecto hardware libre [documento en línea], 2012. <http://www.cenditel.gob.ve> [consultado: 03-08-11].
FETTE, B. Cognitive radio tecnology. 2nd. ed. Philadelphia: Academic Press-Elsevier, 2009.
FITZEK, F. H. P. Cooperation in wireless networks, principles and applications: real egoistic behavior is to cooperate. New York: Kluwer, 2006.
FLOCKE, A. et al. Implementación y modelado de parametrizables decodificadores de alta velocidad Reed Solomon en FPGAs. Advances in Radio Science. 2005, vol. 3, núm. 14, pp. 271-276 [documento en línea]. <http://www.adv-radio-sci.net/3/271/2005/ars-3-271-2005.pdf> [consultado: 15-09-12].
GIANNI, P.; CLAUDIO, G. D. y CORTEGGIANO, F. Implementación en FPGA de un código Reed Solomon RS (255,239). Actas de la Escuela Argentina de Microelectrónica, Tecnología yAplicaciones. 2007, vol. 3, pp. 77-81 [documento en línea]. <http://lcd.efn.uncor.edu/pdf/pp.77-81%281%29.pdf> [consultado: 05-03-11].
JINZHOU, Z.; XIANFENG, L.; ZHUGANG, W. y WIEMING, X. The design of a RS encoder. Future Computing, Communication, Control and Management. 2012, vol. 144, pp. 87-91.
JONDRAL, F. Software defined radio enabling technologie: A technique for SDR Implementation. New York: Wiley, 2002.
LATTICE, S. C. Dynamic block Reed-Solomon encoder, 2005 [documento en línea]. <http://www.latticesemi.com/lit/docs/datasheets/isplever/dynamic-reed-solomon.pdf> [consultado: 16-07-11].
SANDOVAL RUIZ, C. Codificador RS(n,k) basado en LFCS: caso de estudio RS(7,3). Revista de la Facultad de Ingeniería de la Universidad de Antioquia. 2012, núm. 64, pp. 45-55.
SANDOVAL RUIZ, C. Modular programming of functions for turbo product codes on FPGA. Revista Técnica de la Facultad de Ingeniería, Universidad del Zulia. 2008, vol. 31, núm. 3, pp. 294-301 [documento en línea]. <http://www.scielo.org.ve/pdf/rtfiuz/v31n3/art10.pdf> [consultado: 09-06-09].
SANDOVAL RUIZ, C. Multiplicador paralelo en campos finitos de Galois GF (2m) aplicado a códigos Reed Solomon con longitud ajustable sobre FPGA. Congreso Internacional de Investigación UC, 2010.
SANDOVAL RUIZ, C. E. y FEDÓN, A. Codificador y decodificador digital Reed-Solomon programados para hardware reconfigurable. Ingeniería y Universidad. 2007, vol. 11, núm. 1, pp. 17-32 [documento en línea]. <http://redalyc.uaemex.mx/redalyc/src/inicio/ArtPdfRed.jsp?iCve=47711102> [consultado: 09-08-10].
SUTTER, G. y BOEMO, E. Experiments in low power FPGA design. Latin American Applied Research. 2007, vol. 37, núm. 1, pp. 99-104.
TONFAT, J. y SILVA, C. Diseño de un modulador FM basado en la tecnología software Radio. XIV Iberchip Workshop, México, 2008
XILINX. IPCore RS Encoder 7.1, 2011 [documento en línea] <http://www.xilinx.com/support/documentation/ip_documentation/rs_encoder_ds251.pdf> [consultado: 04-03-11].
XILINX, IPCore RS Encoder 8.0, 2012 [documento en línea] <http://www.xilinx.com/support/documentation/ip_documentation/rs_encoder/v8_0/pg025_rs_encoder.pdf > [consultado:07-02-12].
Una vez aceptado un trabajo para publicación la revista podrá disponer de él en toda su extensión, tanto directamente como a través de intermediarios, ya sea de forma impresa o electrónica, para su publicación ya sea en medio impreso o en medio electrónico, en formatos electrónicos de almacenamiento, en sitios de la Internet propios o de cualquier otro editor. Este uso tiene como fin divulgar el trabajo en la comunidad científica y académica nacional e internacional y no persigue fines de lucro. Para ello el autor o los autores le otorgan el permiso correspondiente a la revista para dicha divulgación mediante autorización escrita.
Todos los articulos aceptados para publicación son sometidos a corrección de estilo. Por tanto el autor /los autores autorizan desde ya los cambios sufridos por el artículo en la corrección de estilo.
El autor o los autores conservarán los derechos morales y patrimoniales del artículo.